当前位置: 澳门新濠3559 > 编程 > 正文

澳门新濠3559:所以发一博来做个随记好了,R进制

时间:2019-09-20 09:43来源:编程

题目:数制转换

R进制数转换为十进制数:按权展开,相加

十进制数转化为R进制数:整数部分,除R取余法,除到商为0为止。小数部分,乘R取整法,乘到积为0为止。

二进制数转化八进制数:三位一组,整数部分左边补0,小数部分右边补0。反之亦然。

二进制数转化十六进制数:四位一组,整数部分左边补0,小数部分右边补0。反之亦然。

001. 画出CMOS反相器的电路原理图。

做数字IC工程师可不能只在RTL级打转,电路级很多知识也要掌握。但是因为知识比较零散,所以发一博来做个随记好了。

74系列集成电路大致可分为6大类:

题目:逻辑函数及其化简

公式法

卡诺图法

澳门新濠3559 1

 

74××(标准型);
74LS××(低功耗肖特基);
74S××(肖特基);
74ALS××(先进低功耗肖特基);
74AS××(先进肖特基);
74F××(高速)。
HC为COMS工作电平;
HCT为TTL工作电平,可与74LS系列互换使用;
HCU适用于无缓冲级的CMOS电路。

题目:什么是冒险和竞争,如何消除?

下面这个电路,使用了两个逻辑门,一个非门和一个与门,本来在理想情况下F的输出应该是一直稳定的0输出,但是实际上每个门电路从输入到输出是一定会有时间延迟的,这个时间通常叫做电路的开关延迟。而且制作工艺、门的种类甚至制造时微小的工艺偏差,都会引起这个开关延迟时间的变化。

澳门新濠3559 2

澳门新濠3559 3

实际上如果算上逻辑门的延迟的话,那么F最后就会产生毛刺。信号由于经由不同路径传输达到某一汇合点的时间有先有后的现象,就称之为竞争,由于竞争现象所引起的电路输出发生瞬间错误的现象,就称之为冒险,FPGA设计中最简单的避免方法是尽量使用时序逻辑同步输入输出。

  1. 加滤波电容,消除毛刺的影响
  2. 加选通信号,避开毛刺
  3. 增加冗余项,消除逻辑冒险。

衬底的连接问题。PMOS衬底接电源,NMOS衬底接地

上拉电阻

 上拉电阻与下拉电阻用在什么场合?
    答:用在数字电路中,存在高低电平的场合。

    上拉电阻与下拉电阻怎么接线?
    上拉电阻:电阻一端接VCC,一端接逻辑电平接入引脚(如单片机引脚)
    下拉电阻:电阻一端接GND,一端接逻辑电平接入引脚(如单片机引脚)    

澳门新濠3559 4

    如上图,R13和R14,一端接到了3.3V,一端通过J17连接到单片机引脚,这两个电阻就是上拉电阻。    

澳门新濠3559 5

    如上图,R18的一端连接到了GND,一端连接到了单片机的引脚(只不过是串了一个电阻后连接到了单片机引脚)。所以这个就是下拉电阻。
    上拉电阻和下拉电阻有什么用?
    提高驱动能力
    例如,用单片机输出高电平,但由于后续电路的影响,输出的高电平不高,就是达不到VCC,影响电路工作。所以要接上拉电阻。下拉电阻情况相反,让单片机引脚输出低电平,结果由于后续电路影响输出的低电平达不到GND,所以接个下拉电阻。
    在单片机引脚电平不定的时候,让后面有一个稳定的电平:
    例如上面接下拉电阻的情况下,在单片机刚上电的时候,电平是不定的,还有就是如果你连接的单片机在上电以后,单片机引脚是输入引脚而不是输出引脚,那这时候的单片机电平也是不定的,R18的作用就是如果前面的单片机引脚电平不定的话,强制让电平保持在低电平。
    再这么解释一下吧,如果IE_DATA那个地方,不连接任何引脚,那么由于R18的下拉作用,IE_DATA就是低电平,所以三极管就不会导通。

 

另外一种更加简单的理解方法:

CPU期待pin脚的输入是0 or 1.但是如果pin脚连到的是一个短路开关,那么pin脚的电压状态是0 or open。至于这个open状态,设备启动时CPU读到的是啥很可能飘忽不定。
因此给pin脚到短路开关之间接入一个很大的电阻,电阻另一端接电源。这时,当短路开关短路时,pin脚读到的是0,当open时,电阻就变成了通路,pin脚读到的是1.

以上来自youtube https://www.youtube.com/watch?v=uiPHWszWOGw,里面讲得很好,下面是搬运的几张图:
澳门新濠3559 6------------------------------------------------------
澳门新濠3559 7------------------------------------------------------------
澳门新濠3559 8

下拉电阻类推

 

其实还有一种,是考虑到MOS管的特性,因为MOS管的理解都不是很到位,所以暂时不粘进来。

那个例子中,上拉电阻一种使用方法是在晶体管输出端再并上一个上拉电阻,这样可以起到升高集电极的电压的作用。即提高输入级的高电平输入电压。

下拉电阻对于前级来说,属于拉电流负载,对前级晶体管的截止态有影响。

 

一般说的是I/O端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接,I/O端口的输出类似于一个三极管的C,当C接通过一个电阻和电源连接在一起的时候,该电阻成为上拉电阻(Rs),也就是说,该端口正常时为高电平;C通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻(Rsr)。

澳门新濠3559 9

 

官方说明中,对于上拉电阻的作用是这么讲的:

1、当TTL电路驱动CMOS电路时,如果电路输出的高电平低于CMOS电路的最低高电平(一般为3.5V), 这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。

2、OC门电路必须使用上拉电阻,以提高输出的高电平值。

3、为增强输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。

4、在CMOS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻以降低输入阻抗, 提供泄荷通路。

5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限,增强抗干扰能力。

6、提高总线的抗电磁干扰能力,管脚悬空就比较容易接受外界的电磁干扰。

7、长线传输中电阻不匹配容易引起反射波干扰,加上、下拉电阻是电阻匹配,有效的抑制反射波干扰。

 

一种简洁的理解方式:

上拉电阻是用来解决总线驱动能力不足时提供电流的问题的。一般说法是上拉增大电流,下拉电阻是用来吸收电流。

 

这9种74系列产品,只要后边的标号相同,其逻辑功能和管脚排列就相同。根据不同的条件和要求可选择不同类型的74系列产品,比如电路的供电电压为3V就应选择74HC系列的产品。
补充:
1.74 – 系列
这是早期的产品,现仍在使用,但正逐渐被淘汰。
2.74H – 系列
这是74 – 系列的改进型,属于高速TTL产品。其“与非门”的平均传输时间达10ns左右,
但电路的静态功耗较大,目前该系列产品使用越来越少,逐渐被淘汰。
3.74S – 系列
澳门新濠3559,这是TTL的高速型肖特基系列。在该系列中,采用了抗饱和肖特基二极管,速度较高,但品
种较少。
4.74LS – 系列
这是当前TTL类型中的主要产品系列。品种和生产厂家都非常多。性能价格比比较高,目前
在中小规模电路中应用非常普遍。
5.74ALS – 系列
这是“先进的低功耗肖特基”系列。属于74LS – 系列的后继产品,速度(典型值为
4ns)、功耗(典型值为1mW)等方面都有较大的改进,但价格比较高。
6.74AS – 系列
这是74S – 系列的后继产品,尤其速度(典型值为1.5ns)有显著的提高,又称“先进超高
速肖特基”系列。
7.74HC – 系列
54/74HC – 系列是高速CMOS标准逻辑电路系列,具有与74LS – 系列同等的工作度和CMOS
集成电路固有的低功耗及电源电压范围宽等特点。74HCxxx是74LSxxx同序号的翻版,型号最
后几位数字相同,表示电路的逻辑功能、管脚排列完全兼容,为用74HC替代74LS提供了方
便。
74AC – 系列
该系列又称“先进的CMOS集成电路”,54/74AC 系列具有与74AS系列等同的工作速度和与
CMOS集成电路固有的低功耗及电源电压范围宽等特点。

题目:用与非门等设计一个全加法器

澳门新濠3559 10

澳门新濠3559 11

002. 反相器的速度与哪些因素有关?什么是转换时间(transition time)和传播延迟(propagation delay)?

PMOS,NMOS,CMOS

 澳门新濠3559 12

MOS管包括PMOS,NMOS

CMOS是互补金属氧化物半导体,是由PMOS和NMOS互补共同构成的MOS集成电路

澳门新濠3559 13

由于两管栅极工作电压极性相反,故将两管栅极相连作为输入端,两个漏极相连作为输出端,如图1(a)所示,则两管正好互为负载,处于互补工作状态。

当输入低电平(Vi=Vss)时,PMOS管导通,NMOS管截止,输出高电平,如图1(b)所示。

当输入高电平(Vi=VDD)时,PMOS管截止,NMOS管导通,输出为低电平,如图1(c)所示。

两管如单刀双掷开关一样交替工作,构成反相器(互补工作状态)

 

而与非门和或非门还有非门则是由CMOS来构造的。详见《数字设计原理与实践》P62

 

        74系列集成电路的分类及区别 

题目:MOS逻辑门

与非门:上并下串(上为PMOS,下为NMOS)

澳门新濠3559 14

或非门:上串下并(上为PMOS,下为NMOS)

澳门新濠3559 15

反相器(上为PMOS,下为NMOS)

澳门新濠3559 16

练习:画出Y = A·B C的CMOS电路图

Y = (A·B C)” = ((A·B)’·C’)’,一个反相器,两个而输入与非门。

反相器的速度与哪些因素有关。

CMOS和TTL

ACT 高性能CMOS逻辑门系列(输入TTL兼容 具缓冲功能)
AC 高性能CMOS逻辑门系列(具缓冲功能)
ALS 高性能低功耗逻辑门系列(TTL兼容 具缓冲功能)
AS 高性能逻辑门系列(TTL兼容 具缓冲功能)
C CMOS逻辑门系列
FCT 高速CMOS逻辑门系列
F 高速逻辑门系列(TTL兼容)
HC-4XX 高速COMS逻辑门系列(TTL兼容)
HCT-4XX 高速COMS逻辑门系列(TTL兼容)
HCT 高速COMS逻辑门系列(TTL兼容)
HC 采用CMOS接口器的逻辑门系列
LS 低功耗逻辑门系列(TTL兼容)
S 高速逻辑门系列(TTL兼容)
VHCT (TTL兼容 有TTL接口器

题目:用D触发器带同步高置数和异步高复位端的二分频的电路,画出逻辑电路,Verilog描述。

澳门新濠3559 17

1 reg     Q;2 always @(posedge clk or posedge rst)begin3 if(rst == 1'b1)4     Q <= 1'b0;5 else if(set == 1'b1)6     Q <= 1'b1;7 else8     Q <= ~Q;9 end

电容(负载电容、自载电容、连线电容)较小,漏端扩散区的面积应尽可能小。输入电容要考虑: Cgs 随栅压而变化自举效应

一:TTL

TTL集成电路的主要型式为晶体管-晶体管逻辑门(Transistor-Transistor Logic gate),TTL采用5V电源。

  1. 输出高电平Uoh和输出低电平Uol 
         Uoh≥2.4V,   Uol≤0.4V 
         在室温下,一般输出高电平为3.5V
  2. 输出高电平Uih和输出低电平Uil 
         Uih≥2.0V,    Uol≤0.8V
  3. 噪声容限0.4V 
          噪声容限计算:噪声容限=min{高电平噪声容限,低电平噪声容限} 
          高电平噪声容限=最小输出高电平电压-最小输入高电平电压 
          低电平噪声容限=最大输入低电平电压-最大输出低电平电压

74系列芯片功能大全
74系列芯片功能大全
7400 TTL 2输入端四与非门
7401 TTL 集电极开路2输入端四与非门
7402 TTL 2输入端四或非门
7403 TTL 集电极开路2输入端四与非门
7404 TTL 六反相器
7405 TTL 集电极开路六反相器
7406 TTL 集电极开路六反相高压驱动器
7407 TTL 集电极开路六正相高压驱动器
7408 TTL 2输入端四与门
7409 TTL 集电极开路2输入端四与门
7410 TTL 3输入端3与非门
7411 TTL 3输入端3与门
7412 TTL 开路输出3输入端三与非门
7413 TTL 4输入端双与非施密特触发器
7414 TTL 六反相施密特触发器
7415 TTL 开路输出3输入端三与门
7416 TTL 开路输出六反相缓冲/驱动器
7417 TTL 开路输出六同相缓冲/驱动器
7420 TTL 4输入端双与非门
7421 TTL 4输入端双与门
7422 TTL 开路输出4输入端双与非门
7427 TTL 3输入端三或非门
7428 TTL 2输入端四或非门缓冲器
7430 TTL 8输入端与非门
7432 TTL 2输入端四或门
7433 TTL 开路输出2输入端四或非缓冲器
7437 TTL 开路输出2输入端四与非缓冲器
7438 TTL 开路输出2输入端四与非缓冲器
7439 TTL 开路输出2输入端四与非缓冲器
7440 TTL 4输入端双与非缓冲器
7442 TTL BCD—十进制代码转换器
7445 TTL BCD—十进制代码转换/驱动器
7446 TTL BCD—7段低有效译码/驱动器
7447 TTL BCD—7段高有效译码/驱动器
7448 TTL BCD—7段译码器/内部上拉输出驱动
7450 TTL 2-3/2-2输入端双与或非门
7451 TTL 2-3/2-2输入端双与或非门
7454 TTL 四路输入与或非门
7455 TTL 4输入端二路输入与或非门
7473 TTL 带清除负触发双J-K触发器
7474 TTL 带置位复位正触发双D触发器
7476 TTL 带预置清除双J-K触发器
7483 TTL 四位二进制快速进位全加器
7485 TTL 四位数字比较器
7486 TTL 2输入端四异或门
7490 TTL 可二/五分频十进制计数器
7493 TTL 可二/八分频二进制计数器
7495 TTL 四位并行输入输出移位寄存器
7497 TTL 6位同步二进制乘法器
74107 TTL 带清除主从双J-K触发器
74109 TTL 带预置清除正触发双J-K触发器
74112 TTL 带预置清除负触发双J-K触发器
74121 TTL 单稳态多谐振荡器
74122 TTL 可再触发单稳态多谐振荡器
74123 TTL 双可再触发单稳态多谐振荡器
74125 TTL 三态输出高有效四总线缓冲门
74126 TTL 三态输出低有效四总线缓冲门
74132 TTL 2输入端四与非施密特触发器
74133 TTL 13输入端与非门
74136 TTL 四异或门
74138 TTL 3-8线译码器/复工器
74139 TTL 双2-4线译码器/复工器
74145 TTL BCD—十进制译码/驱动器
74150 TTL 16选1数据选择/多路开关
74151 TTL 8选1数据选择器
74153 TTL 双4选1数据选择器
74154 TTL 4线—16线译码器
74155 TTL 图腾柱输出译码器/分配器
74156 TTL 开路输出译码器/分配器
74157 TTL 同相输出四2选1数据选择器
74158 TTL 反相输出四2选1数据选择器
74160 TTL 可预置BCD异步清除计数器
74161 TTL 可予制四位二进制异步清除计数器
74162 TTL 可预置BCD同步清除计数器
74163 TTL 可予制四位二进制同步清除计数器
74164 TTL 八位串行入/并行输出移位寄存器
74165 TTL 八位并行入/串行输出移位寄存器
74166 TTL 八位并入/串出移位寄存器
74169 TTL 二进制四位加/减同步计数器
74170 TTL 开路输出4×4寄存器堆
74173 TTL 三态输出四位D型寄存器
74174 TTL 带公共时钟和复位六D触发器
74175 TTL 带公共时钟和复位四D触发器
74180 TTL 9位奇数/偶数发生器/校验器
74181 TTL 算术逻辑单元/函数发生器
74185 TTL 二进制—BCD代码转换器
74190 TTL BCD同步加/减计数器
74191 TTL 二进制同步可逆计数器
74192 TTL 可预置BCD双时钟可逆计数器
74193 TTL 可预置四位二进制双时钟可逆计数器
74194 TTL 四位双向通用移位寄存器
74195 TTL 四位并行通道移位寄存器
74196 TTL 十进制/二-十进制可预置计数锁存器
74197 TTL 二进制可预置锁存器/计数器
74221 TTL 双/单稳态多谐振荡器
74240 TTL 八反相三态缓冲器/线驱动器
74241 TTL 八同相三态缓冲器/线驱动器
74243 TTL 四同相三态总线收发器
74244 TTL 八同相三态缓冲器/线驱动器
74245 TTL 八同相三态总线收发器
74247 TTL BCD—7段15V输出译码/驱动器
74248 TTL BCD—7段译码/升压输出驱动器
74249 TTL BCD—7段译码/开路输出驱动器
74251 TTL 三态输出8选1数据选择器/复工器
74253 TTL 三态输出双4选1数据选择器/复工器
74256 TTL 双四位可寻址锁存器
74257 TTL 三态原码四2选1数据选择器/复工器
74258 TTL 三态反码四2选1数据选择器/复工器
74259 TTL 八位可寻址锁存器/3-8线译码器
74260 TTL 5输入端双或非门
74266 TTL 2输入端四异或非门
74273 TTL 带公共时钟复位八D触发器
74279 TTL 四图腾柱输出S-R锁存器
74283 TTL 4位二进制全加器
74290 TTL 二/五分频十进制计数器
74293 TTL 二/八分频四位二进制计数器
74295 TTL 四位双向通用移位寄存器
74298 TTL 四2输入多路带存贮开关
74299 TTL 三态输出八位通用移位寄存器
74322 TTL 带符号扩展端八位移位寄存器
74323 TTL 三态输出八位双向移位/存贮寄存器
74347 TTL BCD—7段译码器/驱动器
74352 TTL 双4选1数据选择器/复工器
74353 TTL 三态输出双4选1数据选择器/复工器
74365 TTL 门使能输入三态输出六同相线驱动器
74366 TTL 门使能输入三态输出六反相线驱动器
74367 TTL 4/2线使能输入三态六同相线驱动器
74368 TTL 4/2线使能输入三态六反相线驱动器
74373 TTL 三态同相八D锁存器
74374 TTL 三态反相八D锁存器
74375 TTL 4位双稳态锁存器
74377 TTL 单边输出公共使能八D锁存器
74378 TTL 单边输出公共使能六D锁存器
74379 TTL 双边输出公共使能四D锁存器
74380 TTL 多功能八进制寄存器
74390 TTL 双十进制计数器
74393 TTL 双四位二进制计数器
74447 TTL BCD—7段译码器/驱动器
74450 TTL 16:1多路转接复用器多工器
74451 TTL 双8:1多路转接复用器多工器
74453 TTL 四4:1多路转接复用器多工器
74460 TTL 十位比较器
74461 TTL 八进制计数器
74465 TTL 三态同相2与使能端八总线缓冲器
74466 TTL 三态反相2与使能八总线缓冲器
74467 TTL 三态同相2使能端八总线缓冲器
74468 TTL 三态反相2使能端八总线缓冲器
74469 TTL 八位双向计数器
74490 TTL 双十进制计数器74491
74498 TTL 八进制移位寄存器
74502 TTL 八位逐次逼近寄存器
74503 TTL 八位逐次逼近寄存器
74533 TTL 三态反相八D锁存器
74534 TTL 三态反相八D锁存器
74540 TTL 八位三态反相输出总线缓冲器
74563 TTL 八位三态反相输出触发器
74564 TTL 八位三态反相输出D触发器
74573 TTL 八位三态输出触发器
74574 TTL 八位三态输出D触发器
74645 TTL 三态输出八同相总线传送接收器
74670 TTL 三态输出4×4寄存器堆

题目:ASIC中低功耗的设计方法和思路

  1. 合理规划芯片的工作模式,通过功耗管理模块控制芯片各模块的Clock,Reset起到控制功耗的目的。
  2. 门控时钟(Clockgateing):有效降低动态功耗
  3. 多电压供电:通过控制模块的电压来降低功耗
  4. 多阈值电压

澳门新濠3559 18

转载请注明出处:NingHeChuan

个人微信订阅号:硅农

如果你想及时收到个人撰写的博文推送,可以扫描左边二维码(或者长按识别二维码)关注个人微信订阅号

知乎ID:NingHeChuan

微博ID:NingHeChuan

原文地址:

加大晶体管的尺寸,使晶体管的等效导通电阻较小。但这同时加大自载电容和负载电容(下一级晶体管的输入电容)。

二: CMOS

CMOS电路是电压控制器件,输入电阻极大,对于干扰信号十分敏感,因此不用的输入端不应开路,接到地或者电源上。CMOS电路的优点是噪声容限较宽,静态功耗很小。CMOS采用5~15V电源, 另外, 只有 4000 系列的 CMOS 器件可以工作在15V电源下, 74HC, 74HCT 等都只能工作在 5V电源下, 现在已经有工作在 3V和 2.5V电源下的 CMOS 逻辑电路芯片了.

  1. 输出高电平Uoh和输出低电平Uol 
         Uoh≈VCC,       Uol≈GND
  2. 输出高电平Uih和输出低电平Uil 
         Uih≥0.7VCC,   Uol≤0.2VCC   (VCC为电源电压,GND为地)

从上面可以看出: 
在同样5V电源电压情况下,COMS电路可以直接驱动TTL,因为CMOS的输出高电平VCC=5V大于2.0V,输出低电平GND=0V小于0.8V;而TTL电路则不能直接驱动CMOS电路,TTL的输出高电平为大于2.4V,如果落在2.4V~3.5V之间,则CMOS电路就不能检测到高电平,低电平小于0.4V满足要求,所以在TTL电路驱动COMS电路时需要加上拉电阻。如果出现不同电压电源的情况,也可以通过上面的方法进行判断

常用74系列标准数字电路的中文名称资料
常用74系列标准数字电路的中文名称资料
器件代号 器件名称
00 四2输入端与非门
01 四2输入端与非门(OC)
02 四2输入端或非门
03 四2输入端与非门(OC)
04 六反相器
05 六反相器(OC)
06 六高压输出反相器(OC,30V)
07 六高压输出缓冲,驱动器(OC,30V)
08 四2输入端与门
09 四2输入端与门(OC)
10 三3输入端与非门
11 三3输入端与门
12 三3输入端与非门(OC)
13 双4输入端与非门
14 六反相器
15 三3输入端与门 (OC)
16 六高压输出反相器(OC,15V)
17 六高压输出缓冲,驱动器(OC,15V)
20 双4输入端与非门
21 双4输入端与门
22 双4输入端与非门(OC)
25 双4输入端或非门(有选通端)
26 四2输入端高压输出与非缓冲器
27 三3输入端或非门
28 四2输入端或非缓冲器
30 8输入端与非门
32 四2输入端或门
33 四2输入端或非缓冲器(OC)
37 四2输入端与非缓冲器
38 四2输入端与非缓冲器(OC)
40 双4输入端与非缓冲器
42 4线-10线译码器(BCD输入)
43 4线-10线译码器(余3码输入)
44 4线-10线译码器(余3葛莱码输入)
48 4线-7段译码器
49 4线-7段译码器
50 双2路2-2输入与或非门
51 2路3-3输入,2路2-2输入与或非门
52 4路2-3-2-2输入与或门
53 4路2-2-2-2输入与或非门
54 4路2-3-3-2输入与或非门
55 2路4-4输入与或非门
60 双4输入与扩展器
61 三3输入与扩展器
62 4路2-3-3-2输入与或扩展器
64 4路4-2-3-2输入与或非门
65 4路4-2-3-2输入与或非门(OC)
70 与门输入J-K触发器
71 与或门输入J-K触发器
72 与门输入J-K触发器
74 双上升沿D型触发器
78 双D型触发器
85 四位数值比较器
86 四2输入端异或门
87 4位二进制原码/反码
95 4位移位寄存器
101 与或门输入J-K触发器
102 与门输入J-K触发器
107 双主-从J-K触发器
108 双主-从J-K触发器
109 双主-从J-K触发器
110 与门输入J-K触发器
111 双主-从J-K触发器
112 双下降沿J-K触发器
113 双下降沿J-K触发器
114 双下降沿J-K触发器
116 双4位锁存器
120 双脉冲同步驱动器
121 单稳态触发器
122 可重触发单稳态触发器
123 可重触发双稳态触发器
125 四总线缓冲器
126 四总线缓冲器
128 四2输入端或非线驱动器
132 四2输入端与非门

提高电源电压,提高电源电压可以降低延时,即用功耗换取性能但超过一定程度后改善有限。电压过高会引起可靠性问题(氧化层击穿、热电子等)。

三:TTL和COMS电路比较:

  1. TTL电路是电流控制器件,而CMOS电路是电压控制器件

  2. TTL电路的速度快,传输延迟时间短(5-10ns),但是功耗大。COMS电路的速度慢,传输延迟时间长(25-50ns),但功耗低。COMS电路本身的功耗与输入信号的脉冲频率有关,频率越高,芯片集越热,这是正常现象。

  3. COMS电路的使用注意事项 
    1) COMS电路时电压控制器件,它的输入总抗很大,对干扰信号的捕捉能力很强。所以,不用的管脚不要悬空,要接上拉电阻或者下拉电阻,给它一个恒定的电平。 
    2) 输入端接低内阻的信号源时,要在输入端和信号源之间要串联限流电阻,使输入的电流限制在1mA之内。 
    3) 当接长信号传输线时,在COMS电路端接匹配电阻。 
    4) 当输入端接大电容时,应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。 
    5) COMS的输入电流超过1mA,就有可能烧坏COMS。

  4. TTL门电路中输入端负载特性(输入端带电阻特殊情况的处理): 
    1)悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。 
    2)在门电路输入端串联10K电阻后再输入低电平,输入端出呈现的是高电平而不是低电平。因为由TTL门电路的输入端负载特性可知,只有在输入端接的串联电阻小于910欧 时,它输入来的低电平信号才能被门电路识别出来,串联电阻再大的话输入端就一直呈现高电平。这个一定要注意。COMS门电路就不用考虑这些了。

Transition Time:上升时间:从10%Vdd上升到90%Vdd的时间,下降时间L从90%Vdd下降到10

编辑:编程 本文来源:澳门新濠3559:所以发一博来做个随记好了,R进制

关键词: 澳门新濠3559